日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2004年 2月12日

出 願 番 号 Application Number:


特願2004-035659

[ST. 10/C]:

[JP2004-035659]

出 願 人
Applicant(s):

ソニー株式会社



特許庁長官 Commissioner, Japan Patent Office 2005年 1月31日

()\ (!)



【書類名】 特許願 【整理番号】 0390838204 【提出日】 平成16年 2月12日 【あて先】 特許庁長官 今井 康夫 殿 【国際特許分類】 H03L 7/06 【発明者】 【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【氏名】 有沢 繁 【発明者】 【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【氏名】 張 誠 【特許出願人】 【識別番号】 000002185 【氏名又は名称】 ソニー株式会社 【代理人】 【識別番号】 100067736 【弁理士】 【氏名又は名称】 小池 晃 【選任した代理人】 【識別番号】 100086335 【弁理士】 【氏名又は名称】 田村 築一 【選任した代理人】 【識別番号】 100096677 【弁理士】 【氏名又は名称】 伊賀 誠司 【手数料の表示】 【予納台帳番号】 019530 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1 【物件名】 要約書 1

【包括委任状番号】

9707387

【書類名】特許請求の範囲

【請求項1】

所望の伝送系を介して伝送された入力信号より、前記入力信号のクロックを再生する PLL回路において、

前記入力信号を 2 値化して 2 値化信号を生成する 2 値化手段と、制御信号により周波数を可変して、第 1 の発振出力信号と、前記第 1 の発振出力信号に対して 9 0 度 [π/2]位相の異なる第 2 の発振出力信号を出力する信号生成手段と、

前記第1の発振出力信号と前記2値化信号とを位相比較し、第1の位相比較結果を出力する第1の位相比較手段と、

前記第2の発振出力信号と前記2値化信号とを位相比較し、第2の位相比較結果を出力する第2の位相比較手段と、

前記第1及び第2の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定手段と、

前記制御方向判定結果を前記入力信号の1周期分積算して、積算結果を出力する積算手 段と、

前記積算結果に対し、前記位相比較結果に基づいて位相差が [±π/2] の場合に所定の制御量とする補正処理を行い、補正処理済みの制御信号を1周期に1回に出力する補正手段とを備え、

前記補正処理済みの制御信号により前記信号生成手段の動作を制御することを特徴とするPLL回路。

【請求項2】

前記入力信号がPSK変調信号でなることを特徴とする請求項1に記載のPLL回路。 /請求項3】

前記入力信号がマンチェスター符号による変調信号でなることを特徴とする請求項1に記載のPLL回路。

【請求項4】

所望の伝送系を介して伝送された入力信号より、前記入力信号を介して伝送されるデータ 列を再生する復調回路において、

前記入力信号を2値化して2値化信号を生成する2値化手段と、制御信号により周波数を可変して、第1の発振出力信号と、前記第1の発振出力信号に対して90度 [π/2] 位相の異なる第2の発振出力信号を出力する信号生成手段と、

前記第1の発振出力信号と前記2値化信号とを位相比較し、第1の位相比較結果を出力する第1の位相比較手段と、

前記第2の発振出力信号と前記2値化信号とを位相比較し、第2の位相比較結果を出力する第2の位相比較手段と、

前記第1及び第2の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定手段と、

前記制御方向判定結果を前記入力信号の1周期分積算して、積算結果を出力する積算手段と、

前記積算結果に対し、前記位相比較結果に基づいて位相差が [±π/2] の場合に所定の制御量とする補正処理を行い、補正処理済みの制御信号を1周期に1回に出力する補正手段とを備え、

前記補正処理済みの制御信号により前記信号生成手段の動作を制御して、前記第1又は 第2の位相比較結果により前記データ列を出力することを特徴とする復調回路。

【請求項5】

前記入力信号がPSK変調信号でなることを特徴とする請求項4に記載の復調回路。 【請求項6】

前記入力信号がマンチェスター符号による変調信号でなることを特徴とする請求項 5 に記載の復調回路。

【請求項7】

アンテナを介して受信された送信信号から復調回路によりデータ列を復調して処理する ICカードにおいて、

前記復調回路は、前記送信信号を2値化して2値化信号を生成する2値化手段と、制御信号により周波数を可変して、第1の発振出力信号と、前記第1の発振出力信号に対して90度[π/2]位相の異なる第2の発振出力信号を出力する信号生成手段と、前記第1の発振出力信号と前記2値化信号とを位相比較し、第1の位相比較結果を出力する第1の位相比較手段と、前記第2の発振出力信号と前記2値化信号とを位相比較し、第2の位相比較結果を出力する第2の位相比較手段と、前記第1及び第2の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定手段と、前記制御方向判定結果を前記入力信号の1周期分積算して、積算結果を出力する積算手段と、前記積算結果に対し、前記位相比較結果に基づいて位相差が[±π/2]の場合に所定の制御量とする補正処理を行い、補正処理済みの制御信号を1周期に1回に出力する補正手段とを備え、

前記補正処理済みの制御信号により前記信号生成手段の動作を制御して、前記第1又は 第2の位相比較結果により前記データ列を出力することを特徴とするICカード。

【請求項8】

前記送信信号がPSK変調信号でなることを特徴とする請求項7に記載のICカード。 【請求項9】

前記送信信号がマンチェスター符号による変調信号でなることを特徴とする請求項7に記載のICカード。

【請求項10】

アンテナを介して受信された応答信号から、復調回路を用いてICカードより送出されたデータ列を復調して処理するICカード処理装置において、

前記復調回路は、前記応答信号を2値化して2値化信号を生成する2値化手段と、制御信号により周波数を可変して、第1の発振出力信号と、前記第1の発振出力信号に対して90度[π/2]位相の異なる第2の発振出力信号を出力する信号生成手段と、前記第1の発振出力信号と前記2値化信号とを位相比較し、第1の位相比較結果を出力する第1の位相比較手段と、前記第2の発振出力信号と前記2値化信号とを位相比較し、第2の位相比較結果を出力する第2の位相比較手段と、前記第1及び第2の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定 育りと、前記制御方向判定結果を前記入力信号の1周期分積算して、積算結果を出力する積算手段と、前記積算結果に対し、前記位相比較結果に基づいて位相差が[±π/2]の場合に所定の制御量とする補正処理を行い、補正処理済みの制御信号を1周期に1回に出力する補正手段とを備え、

前記補正処理済みの制御信号により前記信号生成手段の動作を制御して、前記第1又は 第2の位相比較結果により前記データ列を出力することを特徴とするICカード処理装置

【請求項11】

前記応答信号がPSK変調信号でなることを特徴とする請求項10に記載のICカード処理装置。

【請求項12】

前記応答信号がマンチェスター符号による変調信号でなることを特徴とする請求項10に記載のICカード処理装置。

【書類名】明細書

【発明の名称】PLL回路、復調回路、ICカード及びICカード処理装置 【技術分野】

[0001]

本発明は、PLL回路、復調回路、ICカード及びICカード処理装置に関し、例えば非接触により種々のデータを入出力するICカードと、このICカードとデータ通信するICカード処理装置に適用される。

【背景技術】

[0002]

従来、ICカードを用いたICカードシステムにおいては、交通機関の改札システム、部屋の入退出管理システム等に適用されるようになされている。このようなICカードシステムは、ユーザーの携帯するICカードと、これらICカードとの間で種々のデータを送受するリーダライタ(すなわちICカード処理装置でなる)とにより構成され、これらICカード及びリーダライタ間で非接触により種々のデータを送受するようになされたものが提案されている。

[0003]

すなわち、この種のICカードシステムにおいて、リーダライタは、所定周波数の搬送波を所望のデータ列により変調して送信信号を生成し、この送信信号をICカードに送出する。

[0004]

ICカードは、アンテナを介してこの送信信号を受信し、この送信信号よりリーダライタから送出されたデータを復調する。かさらにICカードは、この受信したデータに応じて、内部に保持する個人情報等のデータを所定の搬送波により変調してリーダライタに送出する。

[0005]

リーダライタは、このICカードより送出されたデータを受信し、この受信したデータより、改札機の扉を開閉し、また部屋の入退出を許可するようになされている。

[0006]

このようなICカードシステムにおいては、例えば図8に示すような復調器を用いて、リーダライタより送出されたデータを受信し、またICカードより送信されたデータを受信するようになされている。

[0007]

すなわちこの復調器 1 は、アンテナ入力より復調された P S K 変調信号 S 1 をリミッタ 回路構成の 2 値化回路 2 に入力し、ここで P S K 変調信号 S 1 を 2 値化する。位相比較回路 3 は、この 2 値化回路 2 より出力される 2 値化信号 S A と制御型発振回路 4 より出力されるクロック C K とを位相比較するイクスクルーシブオア回路等により構成され、 2 値化信号 S A の位相によらず位相比較結果をローパスフィルタ (L P F) 5 に出力する。ローパスフィルタ 5 は、位相比較結果を帯域制限し、制御型発振回路 4 の制御信号を生成する。制御型発振回路 4 は、この制御信号に応じて発振周波数を可変する。

[0008]

これにより復調器1は、PLL回路を構成して2値化信号SAに位相同期したクロックCKを生成し、PSK変調信号よりクロックCKを再生する。ラッチ回路6は、このクロックCKにより2値化信号を順次ラッチし、これによりPSK変調信号S1を復調してなるデータ列D1を出力するようになされている。

[0009]

ところでICカードシステムにおいては、ICカードとリーダライタとの距離によりアンテナ入力が大きく変化する。これに伴ってPSK変調信号S1の波形が著しく劣化し、またS/N比も大きく劣化する。

[0010]

このようになると従来の復調器は、PSK変調信号S1を2値化して得られる2値化信 出証特2005-3004990 号においてデューティ比が変化し、これにより2値化信号SAよりPSK変調信号S1のクロックを正しく再生することが困難になる問題がある。このようにクロックを正しく再生することが困難になると、その分正しくデータ再生することも困難になる。

[0011]

この問題を解決する1つの方法として、本件出願人は、コスタスループによりPSK変調信号を復調するようにした復調回路を先に提案している(例えば、特許文献1参照)。

[0012]

【特許文献1】特開平11-274919号公報

【発明の開示】

【発明が解決しようとする課題】

[0013]

上述の如くPSK変調、或いは、マンチェスター符号化されたデジタルデータを受信する場合、サンプリングクロックの抽出を行う必要性がある。コスタスループ等のPLL回路では、内部に実装された内部発振器の出力信号と受信するデジタルデータの位相比較を行い、その結果により内部発信器の発振周波数と位相の制御を行う事でサンプリングクロックの抽出を行う。

[0014]

しかしながら、データのデューティや位相状態によっては、位相誤差が検出できない位相差が原理的に存在し、この位相差にはまり込むと、誤ロック状態が発生してしまう。

[0015]

そこで、本発明の目的は、上述の如き従来の問題点に鑑み、上記誤ロック状態を検出し、その状態を回避することにより、確実にサンプリングクロックの抽出を可能にしたPL L回路、復調回路、これらを使用したICカード及びICカード処理装置を提供することにある。

[0016]

本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。

【課題を解決するための手段】

[0017]

本発明は、所望の伝送系を介して伝送された入力信号より、前記入力信号のクロックを再生するPLL回路において、前記入力信号を2値化して2値化信号を生成する2値化長と、制御信号により周波数を可変して、第1の発振出力信号と、前記第1の発振出力信号と、前記第1の発振出力信号を出力する信号生成手段と、前記第1の発振出力信号と前記2値化信号とを位相比較し、第1の位相比較結果を出する第1の位相比較手段と、前記第2の発振出力信号とを位相比較結果を出力する第2の位相比較手段と、前記第1及び第2の位相比較結果を出力する第2の位相比較手段と、前記第1及び第2の位相比較結果を出力する第2の位相比較手段と、前記制御信号による制御方向判定結果を刊定し、制御方向判定結果を出力する制度と、前記制御方向判定結果を前記入力信号の1周期分積算して、積算結果を出力する積算手段と、前記積算結果に対し、前記位相比較結果に基づいて位相差が[土水/2]の場合に所定の制御量とする補正処理を行い、補正処理済みの制御信号を1周期日に出力する補正手段とを備え、前記補正処理済みの制御信号により前記信号生成手段の動作を制御することを特徴とする。

[0018]

また、本発明は、所望の伝送系を介して伝送された入力信号より、前記入力信号を介して伝送されるデータ列を再生する復調回路において、前記入力信号を2値化して2値化信号を生成する2値化手段と、制御信号により周波数を可変して、第1の発振出力信号と、前記第1の発振出力信号に対して90度[π/2]位相の異なる第2の発振出力信号を出力する信号生成手段と、前記第1の発振出力信号と前記2値化信号とを位相比較し、第1の位相比較結果を出力する第1の位相比較手段と、前記第2の発振出力信号と前記2値化信号とを位相比較し、第2の位相比較結果を出力する第2の位相比較手段と、前記第1及

3/

び第2の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定手段と、前記制御方向判定結果を前記入力信号の1周期分積算して、積算結果を出力する積算手段と、前記積算結果に対し、前記位相比較結果に基づいて位相差が [±π/2] の場合に所定の制御量とする補正処理を行い、補正処理済みの制御信号を1周期に1回に出力する補正手段とを備え、前記補正処理済みの制御信号により前記信号生成手段の動作を制御して、前記第1又は第2の位相比較結果により前記データ列を出力することを特徴とする。

[0019]

また、本発明は、アンテナを介して受信された送信信号から復調回路によりデータ列を復調して処理するICカードにおいて、前記復調回路は、前記送信信号を2値化して2値化信号を生成する2値化手段と、制御信号により周波数を可変して、第1の発振出力信号と、前記第1の発振出力信号により周波数を可変して、第1の発振出力信号を出力する信号生成手段と、前記第1の発振出力信号とを位相比較結果を出力する第1の位相比較手段と、前記第2の発振出力信号と前記第1の位相比較結果を出力する第2の位相比較手段と、前記第2の発振出力信号と前記第1の位相比較結果を出力する第2の位相比較手段と、前記第2の位相比較結果の正負に基づいて前記制御信号による制御方向を判定し、前記有別分積算して、積算結果を出力する積算手段と、前記積算結果に対し、前記位相比較結果に基づいて位相差が「土π/2」の場合に所定の制御量とする補正処理を行い、補正処理済みの制御信号を1周期に1回に出力する補正手段とを備え、前記補正処理済みの制御信号と成手段の動作を制御して、前記第1又は第2の位相比較結果により前記データ列を出力することを特徴とする。

[0020]

さらに、本発明は、アンテナを介して受信された応答信号から、復調回路を用いてICカードより送出されたデータ列を復調して処理するICカード処理装置において、前記復調回路は、前記応答信号を2値化して2値化信号を生成する2値化手段と、制御信号により周波数を可変して、第1の発振出力信号と、前記第1の発振出力信号に対して90度版本/2]位相の異なる第2の発振出力信号を出力する信号生成手段と、前記第1の発振出力信号と前記2値化信号とを位相比較し、第1の位相比較結果を出力する第1の位相比較手段と、前記第2の位相比較手段と、前記第2の位相比較手段と、前記第1及び第2の位相比較結果の正負に基づいた表記制御信号による制御方向を判定し、制御方向判定結果を出力する制御方向判定手段と、前記制御方向判定結果を出力する積算手に対し、前記前記制御方向判定結果を出力する積算手に表示がで位相差が[土 本 / 2]の場合にが記事とを備え、前記補正処理を行い、補正処理済みの制御信号を1周期に1回に出力するで手段とを備え、前記補正処理済みの制御信号と成手段の動作を制して、前記第1又は第2の位相比較結果により前記データ列を出力することを特徴とする。

【発明の効果】

[0021]

本発明では、位相比較結果の正負に基づいて制御信号による制御方向を判定した制御方向判定結果を入力信号の1 周期分積算し、その積算結果に対し、前記位相比較結果に基づいて位相差が $[\pm \pi/2]$ の場合に所定の制御量とする補正処理を行い、補正処理済みの制御信号により発振周波数を制御するので、誤ロック状態を回避して、確実にサンプリングクロックの抽出することができ、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができる。

【発明を実施するための最良の形態】

[0022]

以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、本発明は 以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能 であることは言うまでもない。

[0023]

本発明は、例えば図1に示すような構成のICカードシステム100に適用される。

[0024]

このICカードシステム100は、例えば交通機関の改札システムに適用して、ICカード10とリーダライタ20間でデータ通信をする。ここではデータ通信装置としてカード形状を有するICカードを例にとって説明するが、認証・決済等を行ういわゆるICカード機能を有するICチップを携帯電話等の情報端末装置に搭載してよいのはもちろんのことである。

[0025]

I Cカード10は、集積回路を実装した基板と保護シートとを積層してカード形状に形成されており、基板上の配線パターンによりループアンテナ11が形成され、また、この基板上に実装した集積回路により、変復調回路12及び信号処理回路13が形成されている。

[0026]

ループアンテナ11は、リーダライタ20のループアンテナ21と結合して、このループアンテナ21より送出された送信信号を受信すると共に、変復調回路12で生成した応答信号を放射する。

[0027]

変復調回路 12 は、ループアンテナ 11 で受信した送信信号より、この 1 Cカード 10 の動作に必要な電力、クロック等を生成する。さらに変復調回路 12 は、この電力、クロックにより動作して、送信信号よりリーダライタ 20 より送出されたデータ列(以下送信データ列と呼ぶ) $D(R \to C)$ を復調して信号処理回路 13 に出力する。また、この送信データ列 $D(R \to C)$ により送信が促されて信号処理回路 13 より入力されるデータ列(以下応答データ列と呼ぶ) $D(C \to R)$ より応答信号を生成し、この応答信号によりループアンテナ 11 を駆動して応答信号を放射する。

[0028]

信号処理回路 1 3 は、変復調回路 1 2 で生成した電力、クロックにより動作して、送信データ列 D ($R \rightarrow C$) を解析し、必要に応じて応答データ列 D ($C \rightarrow R$) を変復調回路 1 5 に出力する。

[0029]

リーダライタ20において、変復調回路22は、SPU (シグナルプロセスユニット)23より入力される送信データ列D (R→C) より送信信号を生成し、この送信信号によりループアンテナ21を駆動する。また変復調回路22は、このループアンテナ21で受信された応答信号を信号処理して、ICカード10より送出された応答データ列D (C→R) を復調し、この応答データ列D (C→R) をSPU23に出力する。

[0030]

SPU23は、比較的簡易な処理手順を実行する演算処理ユニットにより構成され、ICカード10に送信する送信データ列D(R→C)を変復調回路22に送出し、またこの変復調回路22より入力される応答データ列D(C→R)を処理する。この処理において、SPU23は、必要に応じて表示部24に処理経過、処理結果を表示する。また入力部25からのコマンドにより動作を切り換え、必要に応じて外部装置26との間で処理手順等のデータを入出力する。

[0031]

図2は、ICカード10の変復調回路12とリーダライタ20の変復調回路22を示すプロック図である。

[0032]

リーダライタ20の変復調回路22において、変調器221は、SPU23より入力される送信データ列D(R→C)を所定周波数F1のクロックCK1によりPSK変調し、PSK変調信号S1を出力する。この場合、送信データレートとクロックCK1の周波数が一致し、特定の位相関係の場合はマンチェスタ符号となる。変調器222は、変調器2

出証特2005-3004990

21より出力されるPSK変調信号S1を所定周波数Fmの主搬送波SmによりASK変 調してループアンテナ21を駆動する。

[0033]

これらによりリーダライタ20は、送信データ列D(R→C)を2段階に変調して送信 信号を生成し、この送信信号をループアンテナ21より送出する。

ICカード10側の変復調回路12において、電源供給回路121は、ループアンテナ 11に誘起される送信信号を受け、この送信信号を整流して直流電源を生成する。電源供 給回路121は、この直流電源をICカード10の各回路ブロックに供給し、これにより 送信信号の電力により変復調回路12、信号処理回路13を動作させる。

[0035]

キャリア抽出器122は、ループアンテナ11より送信信号を受け、この送信信号より 主搬送波成分を抽出する。さらにこの主搬送波成分を動作クロックにして復調器123に 出力する。さらにキャリア抽出器122は、この動作クロックを基準にして各種基準クロ ックを生成し、この基準クロックを信号処理回路13等に出力する。

[0036]

復調器123は、ループアンテナ11より送信信号を受け、キャリア抽出器122より 出力される動作クロックを用いてこの送信信号を処理することにより、この送信信号に重 畳されてなる変調器221のPSK変調信号S1を復調する。

[0037]

バンドパスフィルタ124は、この復調器123より出力されるPSK変調信号S1を 帯域制限することにより、変調器221の出力信号S1に対応する信号成分を選択的に出 力する。

[0038]

復調器125は、このバンドパスフィルタ124の出力信号より送信データ列D(R→ C) を復調し、この送信データ列D (R→C) を信号処理回路13に出力する。これによ りICカード10では、リーダライタ20より送出された送信データ列D(R→C)を受 信できるようになされている。・

[0039]

変調器126は、信号処理回路13よりリーダライタ20に送出する応答データ列D(C→R)を受け、この応答データ列D(C→R)を所定周波数F2のクロックCK2によ りPSK変調し、PSK変調信号S2を出力する。この場合、応答データ列のレートとク ロックCK2の周波数が一致し、特定の位相関係の場合はマンチェスト符号となる。

[0040]

負荷回路127は、電源供給回路121より出力される電源ラインに接続され、変調器 126の出力信号S2に応じて抵抗値を変化させる。これにより負荷回路127は、電源 供給回路121の負荷を出力信号S2に応じて変化させ、ループアンテナ11より見た電 源供給回路121の入力インピーダンスを出力信号S2に応じて変化させる。これにより 負荷回路127は、ループアンテナ11に誘起されてこのループアンテナ11から再輻射 される送信信号の電力を、変調器126の出力信号S2に応じて変化させる。

[0041]

このようにしてループアンテナ11から再輻射される電力は、主に主搬送波Smによる 電力であり、ループアンテナ11の周囲においては、変調器126の出力信号S2に応じ て強度が変化する主搬送波Smによる電磁界が形成されることになる。これにより変復調 回路12は、等価的に、変調器126の出力信号S1を主搬送波SmによりASK変調し て、リーダライタ20に対して応答データ列D(C→R)を搬送する応答信号を生成し、 この応答信号をループアンテナ11より輻射する。

[0042]

これにより負荷回路127は、電源供給回路121と共に、データ列D(C→R)を2 段階で変調する変調回路を構成する。電源安定化回路128は、このように負荷の変化に より変動する電源電圧を安定化させて出力する。

[0043]

リーダライタ20側の変復調回路22において、復調器223は、このようにして生成 されてループアンテナ21に誘起される応答信号を受け、この応答信号に重畳されてなる 変調器126の出力信号S2を復調する。

[0044]

バンドパスフィルタ224は、この復調器223の出力信号を帯域制限することにより 、変調器126の出力信号S2に対応する信号成分を選択的に出力する。

[0045]

復調器225は、このバンドパスフィルタ224の出力信号より応答データ列D (C→ R) を復調し、このデータ列D (C→R) をSPU23に出力する。これによりリーダラ イタ20では、ICカード10より送出された応答データ列D(C→R)を受信できるよ うになされている。

[0046]

このようにしてデータ列を送受するICカード10及びリーダライタ20において、ク ロックCK1及びCK2の周波数F1及びF2は、所定周波数だけ異なる周波数により設 定される。また、この周波数F1及びF2は、図3に示すように、リーダライタ20側の 変調器221より出力されるPSK変調信号S1と、ICカード10側の変調器126よ り出力されるPSK変調信号S2とを周波数軸上で見たとき、側波帯S1U、S1L及び S2U、S2Lが重なり合わないように、またこれらPSK変調信号S1及びS2が重畳 された際に、簡易な構成のバンドパスフィルタ124,224によりPSK変調信号S1 及びS2の信号成分をそれぞれ抽出できるように、十分に離間した周波数に設定される。

これによりICカード10及びリーダライタ20において、同時に、双方向でデータ交 換できるようになされている。

[0048]

図4は、ICカード10及びリーダライタ20における変復調回路12、22に適用さ れる復調器125、225を示すブロック図である。ICカードシステム100において 、この復調器125、225は、処理する信号が異なる点を除いて同一に構成されること により、ICカード10側の復調器12についてだけ説明し、リーダライタ20側の復調 器225については、図1において相違する箇所に対応する符号を付して示し重複した説 明を省略する。ICカードシステム100においては、この復調器125、225におい てPSK変調信号S1、S2を処理してデータ列D(R→C)、D(C→R)を復調する

[0049]

なお、マンチェスター符号は、図5に示すように、伝送に供するデータの論理レベルに 応じて、クロックの1周期で位相が反転するビットコーディングである(図5 (A)及び (B))。これによりPSK変調信号S1、S2においては、伝送に供するデータの論理 レベルに応じて、クロックCK1、CK2のエッジ情報が伝送されない場合が発生する。

[0050]

ICカードシステム100においては、ICカード10とリーダライタ20間の距離が 離間すると、復調されたPSK変調信号S1、S2のSN比が劣化し、また波形歪みが発 生することになる(図5(C))。

[0051]

2 値化回路 2 5 1 は、リミッタ回路構成の 2 値化回路により構成され、バンドパスフィ ルタ124より入力されるPSK変調信号S1を2値化して、例えば1周期8サンプルの 2 値化信号S3A(図5(D))と、この2値化信号S3Aの極性を反転してなる2値化 信号S3Bとを出力する(図5 (E))。この場合、2値化信号S3A, S3Bにおいて は、PSK変調信号S1、S2の波形が歪んだ分、デューティ比が50〔%〕より変化し て再生されることになる。

[0052]

発振器252は、フレームレートが例えば211KpsのPSK変調信号S1のクロッ クCK1に対して、フレームレートのN倍(例えばN=64)の周波数(13.56MH z)を発振し、矩形波信号による発振出力信号S4を出力する。

[0053]

可変型分周器253は、発振器252の発振出力信号S4を1/Nに分周し、PSK変 調信号S1とほぼ周波数の等しい第1の発振出力信号S6Q(図5(F))、この第1の 発振出力信号S6Qに対して90度位相の異なる第2の発振出力信号S6I(図5(G))を出力する。

[0054]

イクスクルーシブオア (EX-OR) 回路254Qは、第1の発振出力信号S6Qと2 値化信号S3Aとの排他的論理和出力として、上記第1の発振出力信号S6Qと2値化信 号S3Aとの位相比較結果S7Qを出力する。イクスクルーシブオア(EX-OR)回路 254 Iは、第2の発振出力信号S6 Iと2値化信号S3Bと排他的論理和出力として、 上記第2の発振出力信号S6Iと2値化信号S3Bとの位相比較結果S7Iを出力する。

[0055]

ローパスフィルタ(LPF)255Qは、上記EX-OR回路254Qにより得られた 位相比較結果S7Qについて、半周期4サンプル毎に移動平均を5値出力として得、この 移動平均値S8Qを出力する。ローパスフィルタ(LPF)255Ⅰは、上記EX-OR 回路254 Iにより得られた位相比較結果S7 Iについて、半周期4サンプル毎に移動平 均を5値出力として得、この移動平均値581を出力する。

[0056]

3値化回路256Qは、上記LPF255Qから出力された5値の移動平均値S8Qを 3値化して制御方向判定回路257に出力する。3値化回路2561は、上記LPF25 5 I から出力された 5 値の移動平均値 S 8 I を 3 値化して制御方向判定回路 2 5 7 と補正 回路259に出力する。

[0057]

制御方向判定回路257は、3値化回路256Q、256Iにより得られた3値化信号 S9Q、S9Iに基づいて、上記可変型分周器52における分周比の可変方向を決定し、 この可変方向に従って制御信号S10を出力する。

[0058]

ここで、図6に示すように、上記第1の発振出力信号S6Qと2値化信号S3Aの位相 比較結果S7Q及び上記第2の発振出力信号S6Iと2値化信号S3Bの位相比較結果S 7 Iの対比によりクロック C K 1 との間の排他的論理和による位相比較結果をアナログ量 S7IA、S7QAにより示すと、クロックCK1に対して位相が一致しているとき(位 相差 0 及び π \angle 2 のとき)、位相比較結果 S 7 I 、 S 7 Q は、それぞれ大きな値が得られ 、このとき90度位相の異なる位相比較結果においては、値0の位相比較結果が得られる 。さらにこれらの値は、位相差の変化により三角波形状に変化する(図6(A)及び(B))。

[0059]

この関係を位相比較結果S7I、S7Qの符号により示すと(図6(C)及び(D)) 、第2の位相比較結果S7Iにおいては、-90度[-π/2]から90度[+π/2] の範囲で値が正に立ち上がり、-90度 $[-\pi/2]$ から-180度 $[-\pi]$ の範囲、90度 $[+\pi/2]$ から180度 $[+\pi]$ の範囲で値が負に立ち下がる。またこれと90度 $[\pi/2]$ 位相の異なる第1の位相比較結果S7Qにおいては、0度[0] から90度[$+\pi/2$] の範囲で値が正に立ち上がり、0度[0] から-180度 $[-\pi]$ の範囲で値 が負に立ち下がる。

[0060]

これにより位相比較結果S7I、S7Qの符号により、2値化信号S3Aに対する位相 ずれを大まかに検出できることが判る。

[0061]

これに対して 2 値化信号 S 3 A の生成基準でなるマンチェスター符号においては、デー する。この場合2値化信号S3Aを用いた位相比較結果S7I、S7Qにおいては、PS K変調信号S1により伝送されるデータに応じて、クロックCK1に対して位相同期する 箇所が位相差 0 度 [0]、位相差 1 8 0 度 $[\pi]$ で切り換わることになる。

[0062]

これにより位相比較結果S7Iにより検出される位相差が-90度[-π/2]~90 度 $[+\pi/2]$ の範囲においては、矢印 a により示すように、位相比較結果 S 7 Q の位相 差が0度[0]になるように制御して、位相比較結果S7Iの生成基準でなる発振出力信 号S6IをクロックCKに同期させることができる。

[0063]

また位相比較結果 S 7 I により検出される位相差が-180度 $[-\pi]$ ~ -90 度 [- $\pi / 2$]、90度 $[+\pi / 2] \sim 180$ 度 $[+\pi]$ の範囲においては、矢印bにより示す ように、位相比較結果S7Qの位相差が180度になるように制御して、位相比較結果S 7 I の生成基準でなる発振出力信号S6 I をクロックCKに同期させることができる。

[0064]

この関係に従って、制御方向判定回路257は、図7に示すように、位相比較結果S7 I、S7Qの符号をアドレスにしたテーブルを保持し、このテーブルにより制御方向(進 め[+]、遅れ[+])を決定し、この制御方向に応じた制御信号S10を出力する。

[0065]

積算回路258は、制御方向判定回路257により得られた制御信号S10について1 周期分8サンプルの総和S11を求める。

[0066]

補正回路259は、上記積算回路258により求められた制御信号S10の1周期分8 サンプルの総和S11と上記3値化回路256Ⅰにより得られた3値化信号S9Ⅰに基づ いて、データのデューティや位相状態によって原理的に存在する位相誤差が検出できない 位相差が [±π/2] の場合に制御量 [±] を所定の制御量とする補正処理を行い、補正 処理済みの制御信号S12を1周期に1回、可変型分周器52に出力する。

[0067]

図4に示した構成の復調回路によれば、90度位相の異なる発振出力信号による第1及 び第2の位相比較結果より、この第1及び第2の位相比較結果の正負に応じて制御方向を 決定して発振周波数を可変したことにより、簡易な構成で、PSK変調信号S1、S2が 劣化した場合でも、確実にクロックCKを再生してデータを復調することができる。

[0068]

しかも、誤ロック状態となってしまう虞のある位相差 $[\pm \pi/2]$ における制御量 $[\pm$] を所定の制御量とする補正処理を補正回路259によって行うので、誤ロック状態に陥 ることなく、確実にクロックCKを再生してデータを復調することができる。

[0069]

なお、上述の実施の形態においては、送信信号の電力によりICカードを動作させる場 合について述べたが、本発明はこれに限らず、電池により動作させる場合等にも広く適用 することができる。

[0070]

また、上述の実施の形態においては、マンチェスター符号によるPSK変調信号よりク ロックを生成し、またデータを復調する場合について述べたが、本発明はこれに限らず、 種々のPSK変調信号によりクロックを生成し、またデータを復調する場合、さらにはA SK変調信号よりクロックを生成する場合等、種々の変調信号よりクロックを生成し、ま たこのクロックを用いてデータを再生する場合に広く適用することができる。 [0071]

さらに、上述の実施の形態においては、本発明をICカード及びICカード処理装置で 出証特2005-3004990

なるリーダライタに適用する場合について述べたが、本発明はこれに限らず、種々のデー 夕伝送装置のPLL回路、復調回路に広く適用することができる。

【図面の簡単な説明】


- [0072]
 - 【図1】本発明を適用したICカードシステムの構成を示すブロック図である。
- 【図2】上記ICカードシステムにおけるICカード及びリーダライタの変復調回路 の構成を示すブロック図である。
- 【図3】ICカードシステムにおける送信信号及び応答信号の周波数スペクトラムを 示す特性曲線図である。
- 【図4】上記ICカード及びリーダライタにおける変復調回路に適用される復調器の 構成を示すブロック図である。
- 【図5】上記復調器の動作の説明に供する信号波形図である。
- 【図6】上記復調器の動作の説明に供する特性曲線図である。
- 【図7】上記復調器の制御方向判定回路の説明に供する図表である。
- 【図8】従来の復調器の構成を示すブロック図である。


【符号の説明】

[0073]


10 ICカード、11 ループアンテナ、12 変復調回路、13 信号処理回路、 15 復調回路、20 リーダライタ、21 ループアンテナ、22 変復調回路、23 SPU、24 表示部、25 入力部、26 外部装置、ICカードシステム 100 、121 電源供給回路、122 キャリア抽出器、124 バンドパスフィルタ、12 3, 125 復調器、126 変調器、127 負荷回路、128 電源安定化回路、2 21, 222 変調器、223, 225 復調器、224 バンドパスフィルタ、251 2値化回路、252 発振器、253 可変型分周器、254Q, 254 I イクスク ルーシブオア (EX-OR) 回路、255Q, 255I ローパスフィルタ (LPF)、 256Q 3値化回路、257 制御方向判定回路、258 積算回路


【書類名】図面 【図1】






【図3】






【図5】




【図6】




【図7】

H	ı			-	0	
		'		0		
			+		I	
π/2	0		+		0	
	+		+		+	
0	+		0		0	
	+		J	1	1	
-π/2	0		ı		0	
	ı		1		+	
π-	ļ		0		0	
位相ずれ	S7I	870			制御方向	

[図8]





【要約】

【課題】 誤ロック状態を回避して、確実にサンプリングクロックの抽出を行う。

【解決手段】 発振器 252 及び可変型分周器 253 により生成される第 1 の発振出力信号及び前記第 1 の発振出力信号に対して 90 度 $[\pi/2]$ 位相の異なる第 2 の発振出力信号をイクスクルーシブオア(EX-OR)回路 254 Q, 254 I により位相比較し、その位相比較結果の正負に基づいて制御方向判定回路 257 により制御方向を判定し、その制御方向判定結果を積算回路 258 により入力信号の 1 周期分積算して、その積算結果に対し、補正回路 259 により、上記位相比較結果に基づいて位相差が $[\pm\pi/2]$ の場合号により可変型分周器 253 の動作を制御する。

【選択図】

図 4

特願2004-035659

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 [変更理由]

1990年 8月30日 新規登録

住 所

氏 名

東京都品川区北品川6丁目7番35号

ソニー株式会社

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/002161

International filing date: 14 February 2005 (14.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-035659

Filing date: 12 February 2004 (12.02.2004)

Date of receipt at the International Bureau: 17 March 2005 (17.03.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)

